PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2001-053558

(43) Date of publication of application: 23.02.2001

(51)Int.CI.

H03F 3/343 H03F 3/345

(21)Application number: 11-225064

(71)Applicant: NIPPON TELEGR & TELEPH CORP

<NTT>

(22)Date of filing:

09.08.1999

(72)Inventor: NISHISAKA MIKA


OTOMO YUSUKE SHIMAYA SHOICHI

(54) OPERATIONAL AMPLIFIER

(57)Abstract:

PROBLEM TO BE SOLVED: To provide an operational amplifier usable as the operation amplifier, even when a voltage difference between a high potential power source and a low potential power source is equal to or more than the withstand voltage of a single MOS transistor.

SOLUTION: In this operational amplifier 101, provided with a differential amplification stage 50, a level shift stage 60 and an output stage 70, a first voltage clamp circuit 72 provided between the drive transistor 71 of a high potential power source side in the output stage and an output terminal 75 and a second voltage clamp circuit 73 provided between the drive transistor 74 of a low potential power source side and the output terminal 75 are provided.



LEGAL STATUS

[Date of request for examination]

17.10.2001

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's

(19) 日本国特許庁 (JP) (12) 公開特許公報 (A)

(11)特許出願公開番号 特開2001-53558 (P2001 - 53558A)

(43)公開日 平成13年2月23日(2001.2.23)

(51) Int.Cl. ⁷		識別記号	FΙ		Ť	-7]-ド(参考)
H03F	3/343		H03F	3/343	Z	5 J O 9 1
	3/345			3/345	В	

審査請求 未請求 請求項の数5 OL (全 7 頁)


(21)出願番号	特願平11-225064	(71)出顧人	000004226 日本電信電話株式会社
(22)出讀日	平成11年8月9日(1999.8.9)		東京都千代田区大手町二丁目3番1号
		(72)発明者	西坂 美香
			東京都千代田区大手町二丁目3番1号 日
			本電信電話株式会社内
		(72)発明者	大友 祐輔
			東京都千代田区大手町二丁目3番1号 日本電信電話株式会社内
		(74)代理人	100087446
			弁理士 川久保 新一
			最終質に続く
		1	MAN AND THE T

(54) 【発明の名称】 演算増幅器

(57)【要約】

【課題】 高電位電源と低電位電源との電圧差が、単体 MOSトランジスタの耐圧以上でも、演算増幅器として 使用可能である演算増幅器を提供することを目的とする ものである。

【解決手段】 差動増幅段と、レベルシフト段と、出力 段とを備える演算増幅器において、出力段における高電 位電源側の駆動トランジスタと出力端子との間に設けら れている第1の電圧クランプ回路と、低電位電源側の駆 動トランジスタと出力端子との間に設けられている第2 の電圧クランプ回路とを有する演算増幅器である。



1

【特許請求の範囲】

【請求項1】 差動増幅段と、レベルシフト段と、出力 段とを備える演算増幅器において、

上記出力段における高電位電源側の駆動トランジスタと 上記出力段の出力端子との間に設けられている第1の電 圧クランプ回路と;低電位電源側の駆動トランジスタと 上記出力端子との間に設けられている第2の電圧クラン プ回路と;を有するととを特徴とする演算増幅器。 【請求項2】 請求項1において、

上記第1の電圧クランプ回路は、第1のPチャネルMO 10 Sトランジスタであり、

上記第2の電圧クランプ回路は、第1のNチャネルMO Sトランジスタであり、

上記第1のPチャネルMOSトランジスタ、上記第1の NチャネルMOSトランジスタのゲート電圧を用いて、 電圧クランプを制御することを特徴とする演算増幅器。 【請求項3】 請求項2において、

上記第1のPチャネルMOSトランジスタのゲート端子 と上記第1のNチャネルMOSトランジスタのゲート端 子とが互いに接続されているととを特徴とする演算増幅 20 OS31を介して、高電位電源VDDから出力端子33

【請求項4】 請求項1~請求項3のいずれか1項にお

上記レベルシフト段において、高電位電源と駆動Nチャ ネルMOSトランジスタとの間に、クランプ手段が設け られていることを特徴とする演算増幅器。

【請求項5】 請求項1~請求項4のいずれか1項にお いて

上記差動増幅段における髙電位電源側に、カレントミラ 一回路が付加されていることを特徴とする演算増幅器。 【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、CMOS(相補型 MOSトランジスタ)によって集積回路上に作られ、ア ナログ信号の比較器等に用いられる演算増幅器に係り、 特に、演算増幅器を構成するトランジスタの耐圧よりも 高い電圧で動作する演算増幅器に関するものである。 [0002]

【従来の技術】図8は、従来の演算増幅器111を示す 回路図である。

【0003】従来の演算増幅器111は、参考文献(IE EE JOURNAL OF SOLID STATE CIRCUITS, SC-17, 1982, P AUL R. GRAY and ROBERT G. MEYER, "MOS Operational Amplifier Design A Tutorial Overview p. 969-98 1.) に記載されている回路である。

【0004】従来の演算増幅器111は、正相入力端子 11と逆相入力端子12との入力電圧差に応じて差動増 幅する差動増幅段10と、差動増幅段10の出力電圧を レベルシフトするレベルシフト段20と、レベルシフト 段20の出力によって、相補的にオン、オフする出力段 50 トランジスタに印加される電圧が、そのトランジスタの

30とによって構成されている。

【0005】差動増幅段10は、入力用のNチャネルM OSトランジスタ(以下、「NMOS」という)13、 14と、定電流源用のNMOS15と、負荷用のPチャ ネルMOSトランジスタ(以下、「PMOS」という) 16、17とによって構成されている。

【0006】レベルシフト段20は、高電位電源VDD と低電位電源VSSとの間に直列接続されているNMO S21と22とによって構成されている。

【0007】出力段30は、高電位電源VDDと低電位 電源VSSとの間に直列接続されているPMOS31と NMOS32とによって構成されている。

【0008】従来の演算増幅器111は、逆相入力端子 11に対して正相入力端子12に正の入力電圧が入力さ れると、差動増幅段10が差動増幅し、その出力をレベ ルシフト段20がレベルシフトした後、出力段30のP MOS31がオン状態になる。このレベルシフト段20 の出力信号がトランジスタ31、32のゲートに印可さ れ、NMOS32がオフ状態になり、出力段30のPM へ出力電流が流れる。

【0009】図9は、上記従来例におけるバイアス電圧 発生回路40を示す図である。

【0010】バイアス回路40は、差動増幅段10の定 電流源用NMOS17のゲート電位に印加する電圧Vb 1を発生する回路であり、PMOS41と、NMOS4 2、43とによって構成されている。

【0011】PMOS41のソースは、高電位電源VD Dに接続され、PMOS41のゲートとドレインとは、 30 NMOS 4 2のゲートとドレインとに接続されている。 NMOS43のドレインとゲートとは、共通してNMO S42のソースに接続され、パイアス端子Vb1に接続 されている。

[0012]

【発明が解決しようとする課題】MOSトランジスタの 耐圧は、素子の微細化によって低下する。また、シリコ ン・オン・インシュレータ構造上に演算増幅器を構成す る場合、「寄生バイボーラ効果」と呼ばれる電流の異常 増加現象によって、素子の使用電圧範囲はさらに制限さ 40 れる。

【0013】一方、電源電圧には規格値が存在するの で、回路に印加する電源電圧を容易に低下させることは できない。

【0014】したがって、上記従来例において、微細ト ランジスタで演算増幅器を構成すると、増幅器を構成す るMOSトランジスタに印加される電圧が、そのMOS トランジスタの耐圧よりも大きくなるという問題があ る。特に、演算増幅器の出力段においては、出力電圧が 高電位電源と低電位電源との間で変化するので、MOS

2

耐圧を越えるという問題が生じる。

【0015】また、電源電圧が大きくなるにつれ、出力 段のみでなくレベルシフト段や、差動増幅段を構成する 各トランジスタに印加される電圧も耐圧を超えるという 問題がある。

【0016】本発明は、高電位電源と低電位電源との電 圧差が、単体MOSトランジスタの耐圧以上でも、演算 増幅器として使用可能である演算増幅器を提供すること を目的とするものである。

[0017]

【課題を解決するための手段】本発明は、差動増幅段 と、レベルシフト段と、出力段とを備える演算増幅器に おいて、出力段における髙電位電源側の駆動トランジス タと出力端子との間に設けられている第1の電圧クラン プ回路と、低電位電源側の駆動トランジスタと出力端子 との間に設けられている第2の電圧クランプ回路とを有 する演算増幅器である。

[0018]

【発明の実施の形態および実施例】 (第1実施例)図1 は、本発明の第1の実施例である演算増幅器101を示 20 す回路図である。

【0019】演算増幅器101は、CMOSで構成さ れ、正相入力端子51と逆相入力端子52との入力電圧 差に応じた差動増幅を行い、ノードN1に出力する差動 増幅段50と、ノードN1上の電圧をシフトし、ノード N2へ出力するレベルシフト段60と、ノードN1また はN2によって駆動され、出力電圧を出力端子75へ出 力する出力段70とによって構成されている。

【0020】差動増幅段50は、入力用のNMOS(N 用のNMOS57と、負荷用のPMOS(PチャネルM OSトランジスタ) 55、56とによって構成されてい る。NMOS53のゲートは、正相入力端子51に接続 され、NMOS54のゲートが、逆相入力端子52に接 続されている。NMOS53、54の各ソースは、共通 してNMOS55のドレインに接続され、そのNMOS 57のゲートは、バイアス電圧Vb1に接続され、その ソースは、低電位電源VSSに接続されている。NMO S53、54の各ドレインは、PMOS56、57の各 ドレインに接続され、PMOS56、57の各ソース が、高電位電源VDDに接続されている。PMOS5 6、57の各ゲートは、PMOS56のドレインに接続 され、PMOS57のドレインが、ノードN1に接続さ れている。

【0021】ととで、図7に示すバイアス電圧発生回路 40によってバイアス電圧Vblを発生するようにし、 バイアス電圧発生回路40を、演算増幅器101と同一 基板上に構成するようにしてもよい。

【0022】レベルシフト段60は、NMOS61とN

れている。NMOS61は、そのドレインが、高電位電 源VDDに接続され、そのゲートが、ノードN1 に接続 され、そのソースが、ノードN2に接続されている。N MOS62のドレインがノードN2に接続され、ゲート がバイアス電圧Vb1に接続され、ソースが低電位電源 VSSに接続されている。

【0023】出力段70は、ドライバとなるPMOS7 1、NMOS74と、クランプ回路72、73とによっ て構成されている。PMOS71のソースが高電位電源 10 VDDに接続され、そのゲートがノードN1 に接続さ れ、そのドレインがクランプ回路72の高電位側に接続 されている。

【0024】また、クランプ回路72の低電位側とクラ ンプ回路73の高電位側とが、共通して出力端子75に 接続されている。NMOS74のソースは、低電位電源 VSSに接続され、そのゲートはノードN2に接続さ れ、そのドレインはNMOS73のソースに接続されて いる。

【0025】つまり、演算増幅器101は、差動増幅段 と、レベルシフト段と、出力段とを備える演算増幅器に おいて、出力段における高電位電源側の駆動トランジス タと出力端子との間に設けられている第1の電圧クラン プ回路と、低電位電源側の駆動トランジスタと出力端子 との間に設けられている第2の電圧クランプ回路とを有 する演算増幅器である。

【0026】(第2実施例)図2は、本発明の第2の実 施例である演算増幅器102を示す回路図である。

【0027】演算増幅器102は、演算増幅器101に おいて、その出力段のクランプ回路72,73として、 チャネルMOSトランジスタ)53、54と、定電流源 30 それぞれ、PMOS、NMOSを使用した回路である。 つまり、演算増幅器102は、差動増幅段50、レベル シフト段60に関して、演算増幅器101と同様であ り、演算増幅器101における出力段70の代わりに、 出力段70Aが設けられている出力段70Aは、ドライ バとなるPMOS71、NMOS74と、クランプ回路 となるPMOS72、NMOS73とによって構成され ている。PMOS71のソースが高電位電源VDDに接 続され、ゲートがノードN1に接続され、ドレインがP MOS72のソースに接続されている。また、PMOS 40 72のゲートは、バイアス電圧Vb3を入力し、NMO S73のゲートは、バイアス電圧Vb2を入力し、また 各ドレインが出力端子75に接続されている。NMOS 74のソースは低電位電源VSSに接続され、そのゲー トはノードN2に接続され、ドレインはNMOS73の ソースに接続されている。

> 【0028】次に、上記実施例である演算増幅器10 1、102の動作について説明する。

【0029】図6は、演算増幅器101における各ノー ドにおける電位波形を示す図である。

MOS62とを用いたレベルシフト回路によって構成さ 50 【0030】逆相入力端子52に対して正の入力電圧

を、正相入力端子51に印加すると、差動増幅段50で は、入力電圧と逆相で、入力電圧を増幅し、ノードN1 へ出力する。との出力信号を、レベルシフト段60にお いてレベルシフトし、ノードN2に出力する。ノードN 2によって、出力段70AのNMOS74はOFF状態 になり、ノードN1によって出力段70AのPMOS7 1をON状態にする。

【0031】 これによって、PMOS71がOFFであ ると、PMOS72のソースが「Vb3-Vtp」に保 持され、またNMOS74がOFFであると、NMOS 10 下であれば、高電位電源と低電位電源との電圧差が耐圧 73のソースが、「Vb2-Vtn」に保持される。な お、Vtpは、PMOSの閾値であり、Vtnは、NM OSの閾値である。

[0032] したがって、PMOS71、PMOS7 2、NMOS73、NMOS74にかかる電圧は、それ ぞれ、「VDD-(Vb3-Vtp)」、「(Vb2-Vtp)-VSSJ、「VDD-(Vb3-Vt n)」、「(Vb2-Vtn)-VSS」である。

【0033】つまり、演算増幅回路102は、第1の電 圧クランプ回路として第1のPチャネルMOSトランジ 20 圧の発生回路領域を削減することができる。 スタ72が使用され、第2の電圧クランプ回路として、 第1のNチャネルMOSトランジスタ73が使用され、 第1のPチャネルMOSトランジスタ72、第1のNチ ャネルMOSトランジスタ73のゲート電圧を用いて、 電圧クランプを制御する演算増幅器である。

【0034】(第3実施例)図3は、本発明の第3の実 施例である演算増幅器103を示す回路図である。

【0035】演算増幅器103は、演算増幅器102に おいて、出力段のPMOS72のゲート端子とNMOS 73のゲート端子とを、バイアス電圧端子Vb2に共通 30 接続し、演算増幅器102からバイアス電圧端子Vb3 を削除した回路である。

【0036】バイアス電圧Vb2は、高電位電源VDD の電圧と低電位電源VSSの電圧との中間の電圧をと り、PMOS72とNMOS73との閾値電圧Vtpよ りもVtnを超える電圧であるとする。

【0037】また、出力段70AのPMOS72、NM OS73の各ゲートには、それぞれ関値を超えるバイア ス電圧Vb2が印加されている。これによって、PMO S71がONであるときは、同時にPMOS72もON 40 である。

【0038】また、上記と同じ理由によって、NMOS 74がONである場合は、NMOS73も同時にONす る。したがって、出力端子75での振幅は、従来例にお ける振幅と同等の大きさを持つ。

【0039】また、PMOS71がOFFであるとき に、PMOS72のソースは、バイアス電圧Vb2とP MOSの閾値電圧との和(Vb2-Vtp)に保持され る。これと同じ理由によって、NMOS74がOFFで b2とNMOSの閾値電圧Vtnとの和(Vb2-Vt n)に保持される。

【0040】したがって、駆動するPMOS71に印加 される電圧は、「VDD-(Vb2-Vtp)」にな り、NMOS74に印加される電圧は、「(Vb2-V tn)-VSS」になり、また、PMOS72に印加さ れる電圧は、「(Vb2-Vtp)-VSS」になり、 NMOS73に印加される電圧は、「VDD-(Vb2 - Vtn)」になる。これらが、トランジスタの耐圧以 以上であっても、演算増幅器として使用可能になる。 【0041】また、演算増幅器101、102におい て、出力段における電圧振幅を、従来の演算増幅器 1 1 1と同等に保つことができるので、その利得は、従来構 成における利得と同等である。

【0042】とれらがトランジスタの耐圧以下であれ ば、高電位電源と低電位電源の電圧差が耐圧以上でも、 演算増幅器として使用可能となる。また、演算増幅器 1 03によれば、バイアス電圧用の端子またはバイアス電

【0043】(第4実施例)図4は、本発明の第4の実 施例である演算増幅器104を示す回路図である、演算 増幅器104は、レベルシフト段60Aにおいて、その 高電位電源側とNMOS61との間にクランプ回路63 が設けられている。

【0044】演算増幅器104は、演算増幅器に印加す る電圧が、演算増幅器101、102、103よりも大 きくなった場合に有効なものである。

【0045】つまり、演算増幅器101、102、10 3では、レベルシフト段60において、接続されている NMOS61のソースードレインに印加される電圧は、 「VDD-V(N2)」であり、NMOS62のソース ードレインに印加される電圧は、「V(N2)-VS S」である。なお、V(N2)は、ノードN2における 電位である。電位V(N2)の振幅によっては、トラン ジスタの耐圧を超えることになる。そこで、演算増幅器 104では、出力段におけるクラブ回路とは別に、レベ ルシフト段60Aにおいて、その高電位電源側とNMO S61との間にクランプ回路63を配置している。

【0046】図7は、演算増幅器103のレベルシフト 段60における各ノードの電位を示す図である。

【0047】レベルシフト段60A内にクランプ回路6 3を設けることによって、NMOS61の電圧スイング は、髙電位側で「VDD-Vx」までになる。よって、 NMOS62のソースードレイン間に印加される最大電 位差「VDD-Vx-VSS」が、NMOSの耐圧以下 となればよい。

【0048】ここで、演算増幅器104におけるレベル シフト段60Aでは、クランプ回路の例としてMOSト あるときに、NMOS73のソースは、バイアス電圧V 50 ランジスタを用いているが、このようにする代わりに、

レベルシフト段60において、髙電位電源側とNMOS 61との間に、PMOS63を設け、そのゲートとドレ インとを共通にし、NMOS61のドレインに接続する ようにしてもよい。このように、追加したダイオード接 続されたPMOS63によって電圧降下させ、ノードN 2の電位の振れ幅をNMOSトランジスタの耐圧以下に 抑制するととができる。

【0049】また、PMOS63の代わりに、NMOS トランジスタを用いることも可能である。つまり、この 場合、ゲートとソースとをダイオード接続し、高電位電 10 源に接続し、ドレインをNMOS61のソースに接続す ることによって、上記と同じ効果が得られる。

【0050】また、逆極性のレベルシフト段(つまり高 電位側に電位シフトさせるためのレベルシフト段)を構 成する場合は、低電位電源VSS側にクランプ回路をつ けると、上記の場合と同じ理由で、耐圧問題を解決する ことができる。

【0051】 (第5実施例) 図5は、本発明の第5の実 施例である演算増幅器105を示す回路図である。

おいて、レベルシフト段60の代わりに、PMOS63 を有するレベルシフト段60Aを設け、差動増幅段50 の代わりに、カレントミラー回路CMを有する差動増幅 段50Aを設け、レベルシフト段80を設けた回路であ

【0053】カレントミラー回路CMは、インピーダン スが等しいクランプ用回路58、59を高電位電源側に 設け、差動増幅段50Aにおける電圧クランプを行う回 路である。また、レベルシフト段80は、差動増幅段5 0 Aからの出力振幅を高電位側にシフトさせるために、 レベルシフト段60Aとは逆極性となるレベルシフト段 である。

【0054】差動増幅段50Aにおいて、高電位電源V DDにPMOS58、59のソースが接続され、また、 両ゲートは、共通であり(互いに接続され)、PMOS 58のドレインとPMOS56のソースとに接続され、 PMOS59のドレインがPMOS55のソースに接続 されている。また、差動増幅段50Aの出力となるノー ドN1は、レベルシフト段60AのNMOS61のゲー トと、レベルシフト段80のPMOS81のゲートとに 40 る各ノードの電位を示す図である。 接続され、付加したレベルシフト段80の出力ノードN 3は、出力段70のPMOS71のゲートに接続されて いる。

【0055】PMOS58、59によって構成されてい るカレントミラー回路CMを差動増幅段50に設けたと とによって、PMOS55、56のソースに印加される 電圧は、高電位電源VDDから電圧Vyだけ降下する。 【0056】これによって、ノードN1の電圧スイング は制限され、差動増幅段50AにおけるNMOS55の ソースドレイン耐圧を超えることを抑制することができ 50 СМ…カレントミラー回路、

【0057】なお、電圧Vxの大きさは、NMOS74 のゲートが十分動作できる大きさに設定し、また、電圧 Vyの大きさは、大きすぎると、差動増幅段50が動作 できなくなり、小さすぎると、目的を達成できないの で、電圧VxもVyもほぼ1V程度の大きさに設定す る。

[0058]

【発明の効果】請求項1記載発明によれば、高電位電源 と低電位電源との電圧差が、単体MOSトランジスタの 耐圧以上でも、演算増幅器として使用可能であるという 効果を奏する。

【0059】請求項2記載発明によれば、クランプ回路 のMOSトランジスタを用いることによって、全てCM OSで構成でき、集積化が容易になるという効果を奏す

【0060】請求項3記載発明によれば、クランプ回路 の制御端子を削減でき、回路の占有面積を小さくすると とができるという効果を奏する。

【0052】演算増幅器105は、演算増幅器102に 20 【0061】請求項4記載発明によれば、請求項1記載 発明よりも高い電源電圧で動作させることが可能である という効果を奏する。

> 【0062】請求項5記載発明によれば、請求項3記載 発明よりも高い電源電圧で動作させることが可能である という効果を奏する。

【図面の簡単な説明】

【図1】本発明の第1の実施例である演算増幅器101 を示す回路図である。

【図2】本発明の第2の実施例である演算増幅器102 30 を示す回路図である。

【図3】本発明の第3の実施例である演算増幅器103 を示す回路図である。

【図4】本発明の第4の実施例である演算増幅器104 を示す回路図である.

【図5】本発明の第5の実施例である演算増幅器105 を示す回路図である。

【図6】演算増幅器101における各ノードにおける電 位波形を示す図である。

【図7】演算増幅器103のレベルシフト段60におけ

【図8】従来の演算増幅器111を示す回路図である。

【図9】上記従来例におけるバイアス電圧発生回路40 を示す図である。

【符号の説明】

101~105…演算增幅器、

50、50A…差動增幅段、

60、60A、80…レベルシフト段、

63、72、73…クランプ回路、

70、70A、70B、70C…出力段、

10

a


V b 1 、V b 2 、V b 3 ··· パイアス電圧、 V S S ··· 低電位電源、 *VDD…高電位電源、

* 40…バイアス電圧発生回路。

(図1)


101: 漢厚増短器 VDD --50: 差動増配設 --60 --70 VDD --50: 差動増配設 --60 --70 56 --50 --71 72 --71 72 --72 --73 73 --75 75 --76 --76 【図2】


[図9]



【図3】


【図4】





【図5】

105:演算增福器



٧x

VDD-Vx

-- YSS

【図7】

NMOS61 のソース

ノードN2

【図6】

演算増福器101の出力段70における各ノードの電位










[図8]



フロントページの続き

(72)発明者 嶋屋 正一

東京都千代田区大手町二丁目3番1号 日 本電信電話株式会社内

F ターム(参考) 5J091 AA01 AA18 AA47 CA00 CA91 CA92 FA01 HA10 HA17 HA19 KA02 KA06 KA09 KA12 KA18 KA21 MA22 TA06